芯片技術作為現代科技發展的核心驅動力，其制程工藝逼近物理極限，使得芯片三維異質集成來延續和拓展摩爾定律的重要性日趨凸顯。芯片三維互連技術及異質集成能夠將不同功能芯片在三維方向整合，提升芯片性能，為眾多領域提供高性能解決方案。在眾多技術探索中，金剛石因其(qi)卓越(yue)特性成(cheng)為芯片技(ji)術(shu)發展(zhan)的新希望。

          芯片三維互連技術

       通過垂直(zhi)方(fang)向(xiang)上(shang)的(de)(de)TSV/TGV技術(shu)與水平(ping)方(fang)向(xiang)上(shang)的(de)(de)RDL技術(shu)的(de)(de)配合，對芯片進行三維互(hu)連(lian)，可將不同(tong)尺(chi)寸、材料、制程(cheng)和功(gong)能(neng)的(de)(de)Chiplet異(yi)質集(ji)成到1個封裝體中。

       1、TSV技術：垂直互連的關鍵

       TSV主要用于垂直方向信號連接，Cu-TSV 應用廣(guang)泛(fan)。其制造工(gong)藝(yi)包含深(shen)(shen)孔刻蝕、絕(jue)緣(yuan)層及(ji)種子層形成、Cu填充(chong)和(he)多余Cu去(qu)除等步驟。當前(qian)TSV直徑(jing)約10μm，深(shen)(shen)寬比(bi)約10∶1，未來有望縮(suo)小至直徑(jing)1μm、深(shen)(shen)寬比(bi)20∶1。然而，小尺(chi)寸(cun)TSV加工(gong)面臨絕(jue)緣(yuan)層和(he)種子層均(jun)勻性及(ji)Cu填充(chong)難(nan)題，相(xiang)關工(gong)藝(yi)和(he)材料特(te)性研(yan)究有待深(shen)(shen)入。

       2、TGV技術：低成本高潛力替代方案

       TGV是TSV的低(di)成本替代，具(ju)有高頻特性好、工藝流程(cheng)簡(jian)單等優勢，在射頻、光電和(he) MEMS器件(jian)封(feng)裝(zhuang)領(ling)域前景廣闊(kuo)。其(qi)工藝流程(cheng)包括(kuo)盲孔(kong)(kong)制備、種子層沉積和(he)電鍍填充(chong)。激光誘導濕法(fa)(fa)刻(ke)蝕(shi)是常用成孔(kong)(kong)方(fang)法(fa)(fa)，但(dan)存在側壁垂直(zhi)度差(cha)、深寬(kuan)比小等問題，且(qie) TGV電鍍填充(chong)方(fang)式(shi)與(yu)TSV不(bu)同(tong)，相關理(li)論研究缺乏。

       3、RDL技術：水平互連的核心

       RDL實(shi)現芯片水平(ping)方向互連(lian)，通過(guo)晶(jing)圓級金屬布線(xian)工(gong)藝(yi)(yi)改變I/O焊盤位置(zhi)和(he)(he)(he)排列。目前(qian)高(gao)密(mi)度RDL線(xian)寬/線(xian)間距約6μm，微孔直(zhi)徑20μm，但(dan)為(wei)提高(gao)I/O密(mi)度，需發展 1μm線(xian)寬/線(xian)間距和(he)(he)(he)更小直(zhi)徑微孔的(de)RDL。實(shi)現高(gao)密(mi)度RDL面臨光刻、微孔加工(gong)、低(di)介電常數材(cai)料和(he)(he)(he)工(gong)藝(yi)(yi)選擇等關(guan)鍵問題。

       異質集成方案

       1、基于TSV及RDL的異質集成方案

       晶圓級(ji)封裝：TSV用于(yu)傳感器(qi)封裝可減小尺(chi)寸、提高生產效率，硅基埋入扇出(chu)技術實現了(le)芯(xin)片三維堆疊封裝，不同系統或功能芯(xin)片可集成在一個芯(xin)片中。

       2016年，華天(tian)科技有限公司開發出硅(gui)(gui)基埋入扇出（eSiFO）技術，使(shi)用(yong)硅(gui)(gui)片作(zuo)為載(zai)體，將(jiang)芯(xin)片置于在(zai)12英(ying)寸硅(gui)(gui)晶圓(yuan)(yuan)上(shang)制(zhi)作(zuo)的(de)高精度凹槽內(nei)，重構出1個晶圓(yuan)(yuan)；然(ran)后(hou)采用(yong)可(ke)光刻聚合(he)物材料(liao)填充芯(xin)片和(he)晶圓(yuan)(yuan)之間(jian)的(de)間(jian)隙，在(zai)芯(xin)片和(he)硅(gui)(gui)片表(biao)面(mian)(mian)形成扇出的(de)鈍(dun)(dun)化(hua)平(ping)面(mian)(mian)；再通(tong)過光刻打(da)開鈍(dun)(dun)化(hua)層開口，并(bing)采用(yong)晶圓(yuan)(yuan)級工藝進行布線和(he)互連封裝。

       2.5D TSV轉接板異質集成：2.5D TSV轉接(jie)板(ban)解決有機基(ji)板(ban)布線問題(ti)，實現多芯片高密度連接(jie)，臺積電CoWoS技術(shu)具(ju)代表性，已廣泛應用于(yu)高性能(neng)計算(suan)領(ling)域。

       2011年，臺(tai)積電(dian)該技(ji)術通(tong)過芯(xin)(xin)片(pian)到晶圓工藝將芯(xin)(xin)片(pian)連接(jie)至硅(gui)轉(zhuan)接(jie)板(ban)(ban)上，再把堆疊(die)芯(xin)(xin)片(pian)與基(ji)板(ban)(ban)連接(jie)，實(shi)現芯(xin)(xin)片(pian)－轉(zhuan)接(jie)板(ban)(ban)－基(ji)板(ban)(ban)的三維封裝結構(gou)。該技(ji)術采用前(qian)道工藝在轉(zhuan)接(jie)板(ban)(ban)上制作高密度的互連線(xian)，通(tong)過轉(zhuan)接(jie)板(ban)(ban)完(wan)成多個芯(xin)(xin)片(pian)的互連，可以大(da)幅提高系統集成密度，降低封裝厚度。

 ;典型2.5DTSV轉接板(ban)異質集成結構  圖(tu)源：論(lun)文

       三維異質集成：基于TSV和微(wei)凸點的(de)3D集成技(ji)術用于存儲(chu)芯片(pian)，后拓展到(dao)邏輯芯片(pian)堆疊(die)，英(ying)特爾和三星推出相(xiang)關技(ji)術并實(shi)現(xian)量產。

       2019年(nian)，英特(te)爾推(tui)出基(ji)于TSV和微凸點的新型3D集成技術Foveros，該技術能夠實現邏輯(ji)(ji)芯(xin)(xin)片(pian)的面對(dui)面堆疊，首次(ci)將(jiang)芯(xin)(xin)片(pian)堆疊從(cong)傳(chuan)統(tong)的無(wu)源中介(jie)層和內存等擴展到高性能邏輯(ji)(ji)芯(xin)(xin)片(pian)。

       無凸點混合鍵合三維異質集成：無凸點Cu/絕緣層混合鍵合解決微凸點微型化(hua)瓶頸，臺積電SoIC技術實現超高密度垂直互連，但面臨(lin)設計(ji)規則、平整度等挑戰。

       2015 年，索尼獲(huo)得Ziptronix 公司的(de)混合(he)(he)鍵合(he)(he)技術授(shou)權，首次推出了(le)基于無凸點混合(he)(he)鍵合(he)(he)的(de)高性(xing)能圖像傳感(gan)器(qi)產品(pin)。半導體業界(jie)逐漸意識到混合(he)(he)鍵合(he)(he)將成為突(tu)破微(wei)凸點微(wei)型化瓶(ping)頸的(de)有效途徑(jing)。

       2、基于玻璃基板的異質集成方案

       TGV及RDL異質集成：玻(bo)璃(li)基(ji)板在傳輸性能(neng)、布線和成(cheng)(cheng)本上具(ju)優勢，基(ji)于TGV及 RDL的(de)異質集成(cheng)(cheng)方案已用于多種芯片封裝，但玻(bo)璃(li)散(san)熱差，需(xu)改進散(san)熱設(she)計。

       埋入玻璃式扇出型異質集成：佐治亞理工學院和本文作者團隊(dui)開發的相關技(ji)術實現邏輯(ji)和存儲芯片(pian)集(ji)成，在電源(yuan)、超聲換能器和毫米波雷達芯片(pian)封裝(zhuang)中獲應用，提升芯片(pian)性能和集(ji)成度。

       金剛石在三維互連技術及異質集成中的應用

       金剛石/銅復合材料：通過在(zai)金(jin)剛石顆(ke)粒上設計(ji)雙層結構，采(cai)用真(zhen)空熱(re)壓法(fa)制備了高(gao)致密度、良好(hao)熱(re)性能的(de)(de)金(jin)剛石/銅復合(he)材料(liao)，改善了金(jin)剛石與銅基體(ti)之間的(de)(de)界面(mian)結合(he)，獲得(de)了高(gao)達721W/（m?K）的(de)(de)熱(re)導(dao)率(lv)。

       金剛石與硅基半導體的集成：華為(wei)通過Cu/SiO2混(hun)合(he)鍵合(he)技(ji)術將硅基(ji)與(yu)金剛(gang)(gang)石襯底材(cai)料進行三維集成，利用(yong)金剛(gang)(gang)石的高散熱(re)(re)性為(wei)三維集成的硅基(ji)器(qi)件(jian)提(ti)供散熱(re)(re)通道，提(ti)高器(qi)件(jian)的可靠性。

       厚膜氮化鎵與多晶金剛石異質集成：中國科學院微電子研究所采用動態入射角度的等離子體拋光技(ji)術和原位硅納米層沉積輔助的離子束表面活化鍵(jian)合方法(fa)，實現了厚膜GaN與(yu)多晶金剛石(shi)的異(yi)質集成，鍵(jian)合率達~92.4%。

       金剛石半導體芯片研發：Diamond Foundry培育全(quan)球(qiu)首個(ge)單晶金剛石(shi)晶圓，旨在解決(jue)人工智能、云計算(suan)芯(xin)片、電動汽車電力電子器件(jian)和無線通信 芯(xin)片的熱(re)挑戰(zhan)。

       總結

       芯(xin)片(pian)三維互連和(he)(he)異質集成技術(shu)(shu)發展迅速，多(duo)種技術(shu)(shu)方案(an)已(yi)應用(yong)或具應用(yong)潛力(li)，但(dan)仍面(mian)臨諸多(duo)挑戰(zhan)。金剛(gang)石(shi)的引入為(wei)(wei)芯(xin)片(pian)技術(shu)(shu)帶來(lai)(lai)新(xin)機遇，國內外研(yan)究(jiu)和(he)(he)應用(yong)展示其在(zai)提(ti)升(sheng)芯(xin)片(pian)性能和(he)(he)功能方面(mian)的巨大潛力(li)。未來(lai)(lai)，期待金剛(gang)石(shi)在(zai)芯(xin)片(pian)領域(yu)的深入研(yan)究(jiu)和(he)(he)廣(guang)泛應用(yong)，推動(dong)(dong)芯(xin)片(pian)技術(shu)(shu)實現新(xin)突破，為(wei)(wei)科技發展注入新(xin)動(dong)(dong)力(li)。